SK海力士自研CXL控制器，引进Chiplet、FOWLP技术

　　2月19日消息，据报道，SK海力士已经准备好首款自研CXL(Compute Express Link)控制器，支持CXL 3.0/3.1标准。
 

　　同时，SK海力士还在积极推进2.5D和扇出晶圆级封装(FOWLP)技术的开发，并计划将相关芯片技术商业化。据消息透露，SK海力士计划从2025年第一季度末开始批量生产基于CXL标准的DDR5内存模块，进一步巩固其在高端内存市场的领先地位。
 

　　CXL作为一种开放性的互联协议，能够实现CPU与GPU、FPGA或其他加速器之间的高速高效互联，满足现代高性能异构计算的需求。
 

　　它不仅提供了更高的带宽，还优化了内存一致性，为数据中心、人工智能和高性能计算等领域的应用提供了强有力的支持。
 

　　SK海力士表示，公司在准备FOWLP及Chiplet等先进封装技术，但尚未从未对商业化做出具体决定。
 

　　值得注意的是，SK海力士并非唯一一家布局CXL市场的存储巨头。三星同样将CXL视为继HBM(高带宽内存)之后引领存储器市场的关键技术。早在2021年，三星就推出了业界首款基于CXL的DRAM模块(CMM-D)，并在2022年5月发布了升级版CMM-D 2.0，进一步提升了带宽并降低了延迟。
 

　　随着CXL技术的不断成熟和商业化，存储行业正迎来新一轮的技术革新。SK海力士和三星等巨头的竞争将进一步推动CXL生态系统的完善，为未来的高性能计算和人工智能应用提供更强大的基础设施支持。